Wirkung von PCB Leiterplatten-Vias auf Signalübertragung

Vias ist eine der wichtigsten Komponenten von mehrlagigen Leiterplatten. Die Kosten für das Bohren entfallen in der Regel 30% bis 40% der PCB Herstellungskosten. Einfach ausgedrückt, jedes Loch auf der Leiterplatte kann über eine aufgerufen werden.

Erstens:parasitäreCapacitance vonVia

Die über selbst hat eine parasitäre Kapazität zu Boden. Wenn der Durchmesser des Isolationsloches der über auf der Grundschicht ist bekannt, D2, der Durchmesser der Durchkontaktierung Pad zu sein, ist D1, und die Dicke der Leiterplatte T ist, und die Dielektrizitätskonstante des Plattensubstrats istεIst die parasitäre Kapazität des Durchkontaktierungsloch ungefähr: C=1,41εTD1 / (D2-D1).

Der Haupteffekt der parasitären Kapazität der Durchkontaktierung auf der Schaltung ist die Anstiegszeit des Signals und zur Verringerung der Geschwindigkeit der Schaltung zu erweitern. Beispielsweise für eine Leiterplatte mit einer Dicke von 50 mil, wenn eine Durchkontaktierung mit einem Innendurchmesser von 10 mil und einem Pad-Durchmesser von 20mil verwendet wird, und der Abstand zwischen dem Kissen und der Boden Kupferfläche ist 32Mil, dann können wir die über nähern durch die obige Formel: die parasitäre Kapazität ist ungefähr:

{C}{}{}{}{}1.41x4.4x0.050x0.020 / (0,032-0,020)=0.517pF.

Die Anstiegszeit Änderung durch diesen Teil des Kondensators verursacht: T10-90=2.2C (Z0 / 2)=2.2x0.517x (55 / 2)=31.28ps.

Aus diesen Werten kann es, dass durch die parasitäre Kapazität eines einzelnen verursacht durch nicht sehr offensichtlich, obwohl die Wirkung Verzögerung der Verlangsamung des Anstiegs zu sehen. wenn Vias mehrere Male jedoch verwendet werden, zwischen den Schichten zu wechseln, müssen Designer noch sorgfältig zu prüfen.

Zweiter:TerParasiticichnductance desVia

Ebenso parasitäre Kapazität und Induktivität besteht in der über. Bei der Konstruktion von Hochgeschwindigkeits-Digitalschaltungen, verursachte der Schaden durch die parasitäre Induktivität des Durchkontaktierungslochs in der Regel größer als die Wirkung der parasitären Kapazität. Seine parasitäre Serieninduktivität wird die Rolle der Bypass-Kondensatoren schwächen und die Filterwirkung des gesamten Leistungssystems schwächen. Wir können die folgende Formel verwenden, um einfach die ungefähre parasitäre Induktivität des über zu berechnen: L=5.08h [ln (4h / d) +1]. Wobei L die Induktivität der Durchkontaktierung ist, h die Länge des über, und d ist der mittlere Durchmesser. Es kann aus der Formel ersichtlich, dass der Durchmesser der über wenig Einfluss auf die Induktivität hat, während die Länge des über den größten Einfluss auf die Induktivität hat. Immer noch das obige Beispiel verwendet wird, kann die Induktivität des über berechnet werden als: L=5.08x0.050 [ln (4x0.050 / 0,010) + 1]=1.015nH. Wenn die Anstiegszeit des Signals 1 ns ist, die äquivalente Impedanz ist: XL=πL / T10-90=3.19Ω. Diese Art der Induktivität kann nicht mehr ignoriert werden, wenn Hochfrequenzströme vorbei. Es ist wichtig zu beachten, daß die Einfügungs Kondensator Bedürfnisse durch zwei Vias passieren, wenn die Leistungsschicht und die Grundschicht verbindet, so daß die parasitäre Induktivität der Durchkontaktierungen vervielfachen.

Drittens:Via Design in High-Speed-PCB

Durch die obige Analyse der parasitären Eigenschaften von Vias, können wir auch auf dem Schaltungsdesign in High-Speed-Leiterplatten-Design, die scheinbar einfache Vias in der Regel eine große negative Auswirkungen bringen, dass. Um die negativen Auswirkungen durch die parasitären Effekte von Vias, in der Konstruktion zu reduzieren, können Sie so viel wie möglich tun:

1. die Kosten und die Signalqualität betrachtet, bitte ein über die angemessene Größe wählen. Zum Beispiel für die Gestaltung der 6-10 Schichtenspeicher module PCB, ist es am besten, 10 / 20mil (gebohrte Loch / pad) vias zu verwenden. Für einige hochdichte kleine Bretter, können Sie auch versuchen, 8 / 18Mil Loch zu verwenden. Unter den derzeitigen technischen Bedingungen ist es schwierig, durch die Löcher einer kleineren Größe zu verwenden. Für Vias für Stromversorgungs- oder Masse, sollten Sie mit größeren Größen Impedanz zu reduzieren.

2. Die beide oben erörterten Formeln können gefolgert werden, dass die Verwendung von dünneren Leiterplatten von Vorteile ist, die beide parasitären Parameter von Vias zu reduzieren.

3. Die Stromversorgung und Erdungsstift sollen in das nächste Loch gebohrt werden. Die Leitung zwischen dem Loch und dem Stift sollte so kurz wie möglich sein, weil sie Induktivität erhöhen. Die Leistungs- und Masseleitungen sollten so dick wie möglich sein Impedanz zu reduzieren.

4. Die Signalspuren auf der Platine sollten die Schichten wie möglich ändern, das wird nicht versuchen, unnötigen Vias zu verwenden.

5. Legen Sie einige geerdet Vias in der Nähe der Vias für die Signalumschaltung die nächste Schleife für das Signal zur Verfügung zu stellen. Sie können auch eine Menge zusätzlicher Boden Vias auf der Platine platzieren.

HOYOGO ist eine internationale, professionelle,zuverlässige Leiterplatten-Hersteller. Wir haben 2 Produktionsstätten mit einer monatlichen Produktionskapazität von 500.000 Quadratmetern. One-Stop-PCB Produktangebot und Lösung. Und hat HOYOGO ein Management-Team mit 25 Jahren durchschnittlicher Branchenerfahrung und zuverlässiger Qualitätssicherung.